HIGH DENSITY CHIP CARRIER

Patent Number:

JP58122753

Publication date:

1983-07-21

Inventor(s):

WATARI TOSHIHIKO

Applicant(s):

NIPPON DENKI KK

Requested Patent:

☐ JP58122753

IPC Classification:

Application Number: JP19820003406 19820114

Priority Number(s):

H01L23/02

EC Classification:

Equivalents:

JP1472350C, JP63018860B

Abstract

PURPOSE:To obtain a high density chip carrier by bonding a ceramic cover having a concave part accommodating an IC chip to a substrate which provides a jig inserting hole at the center and has many terminal pads in the periphery of surface while pads arranged in the form of lattice for external connection being internally connected to said pads on the surface in the rear side.

CONSTITUTION:An IC chip 4 is placed with the face directed downward on the surface of a ceramic substrate 12, tips of lead 5 are cut and lead 5 and pad 17 in the periphery are bonded after alignment thereof. A bonding agent 19 is coated to the bottom of ceramic cover 11, the cover is placed over the chip 4 and thereby the periphery of cover 11 is bonded to the substrate 12. A jig 21 is inserted into the center hole 13 of the substrate 12, the chip 4 is pressed to the bottom of cover 11 and then the bonding agent 19 is hardened. After the chip is bonded, inside is washed and the Si resin is filled therein. Heat generated from chip is effectively radiated through the cover 11. Heat radiation becomes more effective when a heat sink 3 is provided at the outside of cover. Thus, a small size and high integration density chip carrier can be obtained.

Data supplied from the esp@cenet database - 12

BEST AVAILABLE COPY

(9) 日本国特許庁 (JP)

⑩特許出願公開

⑫公開特許公報(A)

昭58—122753

⑤Int. Cl.³H 01 L 23/02

識別記号

庁内整理番号 7738--5F 砂公開 昭和58年(1983)7月21日

発明の数 1 審査請求 未請求

(全 4 頁)

❷高密度チップキヤリア

爾 昭57—3406

②出 願 昭57(1982) 1 月14日

@発明者渡里後彦

東京都港区芝五丁目33番1号日 本電気株式会社内

⑪出 願 人 日本電気株式会社

東京都港区芝5丁目33番1号

個代 理 人 弁理士 住田俊宗

明 組 4

L発明の名称

0)特

高密度テップキャリア

2.特許請求の範囲

中心部に存伏の治具を挿造可能な孔が穿散され、 投面周辺部にICチップのリードを接着するため の多数の端子パッドが形成され、裏面に多数の外 部級級用パッドが格子状に形成され、成外部級統 用バッドと前配端子パッドとはそれぞれ内部配線 によって接続されたペース基板と、ICチップを 収容接着できる凹部が形成され関象突部によって 前記ペース基板に接着可能なセラミックカパーと から成ることを特象とする高密度チップキャリア。

a 発明の評糊な説明

本発明は、超高速コンピュータ等に使用するし SIチップを収容する高密度チップキャリアの構 血に関する。

近年、コンピュータの性能は、LSIテップの 選歩によって目ざましく高速化されてきた。これ に伴ないLSIの高密度実委技術の賞養性が高ま り、チップとチップを接続する配線量を可能な做り短くして配線による信号の遅延時間を放小にするために、ICチップをできるだけ高密度に実装する工夫がされてきている。上述の要求を横たすべく、量虹チップキャリアとよばれるICケースが使用されている。

従来のチップキャリアは、第1 図および第2 図 に示すように、セラミックケース1 の四辺に、半 円形の得2を増子として形成し、これに内部配線 6 を接続し、内部配線 6 の先端はケース内面でI C チップ 4 のリード 5 に接続可能に形成されてい る。ケース1 の内面凹部にI C チップ 4 が接着さ れる。とのようなチップキャリアは、外部リード 線を持たずに基板上に容易かつ確実に搭載したませ 上の配線に上記時 2 によって接続することができ、 またケース1 の裏面(図中上面)に放熱器 8 をと りつけることができて放熱効率が良いという点に 特徴がある。

しかし、上述の従来のチップキャリアは、IC チップの装債度がますます向上し、これに伴って

特別昭58-122753 (2)

ICテップの塊子紋が増大すると、多数の酵2を形成するためにテップキャリア自体の大きさが増大するという欠点がある。例えば、128ビンのテップキャリアを例にとると、現在可能な最小・ファブキャリアを例にとると、現在可能な最小・ファブキャリアを例にとるとしても、1辺10mには現在のL8Iテップの大きさが1辺10mにはする)としても、テップキャリアの大きさは、1辺の長さがテップの4倍となり、面積にするという欠点がある。

本発明の目的は、上述の従来の欠点を解決し、 端子数の増大によるケース形状の大型化を最小限 に止め、かつ、放船器の直接取付けが可能な高密 度テップキャリアを提供することにある。

本発明のテップキャリアは、中心部に棒状の治 具を挿通可能な孔が穿政され、長面網辺部にIC テップのリードを接着するための多数の端子パッ

ッド16はそれぞれ上配端子パッド17に内部配線18によって接続されている。また、中央部に治具を挿通するととができる孔18が穿散されている。上配端子パッド17はICチップリード5に接続される。上記セラミックペース基板12とセラミックカパー1リ等により高密度テップティリア10を構成している。

集4回は、上記セラミックベース基板18にICテップ4をフェースダウンの状態で軟造した状態を示す平面図であって、増子パッド17が振りまの周辺部に配列されている。ICテップ4位を分数のリードをがそれぞれ増子パッド17の位置に合うようにフェースダウンの状態で戦量といって全リードを増子でにICテップ4に般続された状態で増子パッド17に接着されるが、とれは、例えば周知のTAB(Tape Automated Bonding)チップを使用することにより可能である。すなわち、TABチップのICリードをは低酸テープ上にあらかじめ金メッキ側

ドが形成され、裏由に多数の外部最終用パッドが格子状化形成され、放外部最終用パッドと前配端子パッドとはそれぞれ内部配線によって接続されたペース基板と、ICチップを収容接着できる凹部が形成され間最更部によって前配ペース基板に接着可能なセラミックカパーとから成ることを特徴とする。

次に、本発明について、図面を参照して呼吸に 説明する。

第8図は、本発明の一実施例を示す断面図でもる。すなわち、セラミックペース基板12にセラミックカバー11を戦慢し、セラミックカバー11を戦慢し、セラミックカバー11は内面に凹部22を形成し、影響のでは、では、カバー11の凹部底面にはICチックペース基板12に変着可能であり、図中上のでは、変着剤19等により固着可能であり、図中上のでは放熱器が取付け可能である。セラミックのは放熱器が取付け可能である。セラミックののは放熱器が取付け可能である。を外部を設めてスを表します。

箱などがエッチングによって形成され、テープ状態のままでICチップ側の囃子パッドにインナーリードポンディング(ILB)されている。上述のICチップのリード先端総を基板12の端子パッド17の位置に増えて切断し、端子パッド17に接着することができる。

第5凶は、セラミックペース基板18の底面図であって、外部最級用パッド16が格子状に形成され、中央部には治具神通用の孔18が穿破されている。例えば128ビンのLSIテップを収容する場合は、パッド16の間隔を127mとして基板の1辺の長さは、127×11+α=1897+α+18m程度とすることができ、大幅な小形化が可能である。

上述のチップキャリアは、以下のようにしてI Cテップを実装する。

先ず、セラミックペース基板12の設面に、ICテップ4をフェースダウンの状態で戦催し、リード6の先端部を適宜切断し、それぞれのリード6と端子パッド17とを合うようにして、ボンデ

特別昭58-122753 (3)

イングマシンで金リードを増子パッド17Kそれ ぞれ接着する。次に、セラミックカパー11の底 面に受着別19を曲布してICチップ4の上にか ぶせ、カバー11の関係突部の端面をベース基板 1.8に接着する。次に、第6図に示すように、ペ ース基板12の孔18に治具21を挿入して、I Cチップ 4をセラミックカパー11の底面の方へ 押圧する。との状態で接着例19を固化すれば、 ICテップ4はセラミックカパー11の底面にメ イポンディングされる。妥着剤には、例えば侵入 りエポキシ樹脂を使用し、治具21でICチップ 4を押圧した状態で必要を温度を加えて固化させ ることができる。また、接着剤として4半田クリ 一▲を使用して程度を加えて溶験したのち再び重 度を下げて固化させるようにしても良い。ICナ ップを接着したのち。孔18から辞剤を住入して チップキャリア内部を疣骨することにより不畏な 残存等を除去することが望ましい。また。カバー 11の凹部と基板12の袋面で形成された空間内 に孔18を通じてシリコン等の充填剤をつめると

以上のように、本発明においては、セラミック ペース基板の装面周辺部に多数の端子パッドを形 成し、放送板の裏面に外部接続用パッドを格子状 化配列し、上配端子パッドと外部接続用パッドと は基板内の内部配線によって接続した構成とした から、多数の外部送続用パッドを小さいペース基 板に形成することが可能である。また、実装する ICチップは、フエースダウンの状態で前記ペー ス基板に戦争され、リードを前記端子パッドに接 増したのちに、はICチップ上にセラミックカバ --をかぶせてその周録部でペース基板と固治し、 前記ペース基板の中央部に穿設された孔に棒状の 治具を挿通して前配ICチップをセラミックカバ - の底面に押圧接着する構成としたから、 I C テ ップの発熱は上記セラミックカバーを介して空中 **化放船され、放船効果が良い。さら化上記セラミ** ックカバーの外面に放熱器を収り付ければより一 層放熱効果が向上する。すなわち、小形のチップ キャリアによって大なる放熱効果を発揮できる。

とにより防道効果を有することも可能である。

また、小形化により高密度実装が可能で、配線長が短くなり、高速化に有利である。また、前記ペース基板に穿散した孔は、洗炉液の洗入口かよび又は、シリコン樹脂等の防湿保護剤の注入口として利用することができ実装したICチップの防湿保護に有利である。

代 理 人 弁理士 住 田 俊 宗

ド、17…端子パッド、18…内部配線、22…


4.図面の簡単な説明

第1図は従来のテップキャリアの一例を示す斜 視凶、第2図はその断面図、第8図は本発明の一 実施例を示す断面図、第4図は上配実施例のセラ ミックペース基板上にICテップを被置した状態 を示す平面図、第5図は上配実施例のセラミック ペース基板の底面図、第6図は治具によってIC テップをセラミックカバー底面に接着する状態を ポナ断面図である。


図にかいて、1…セラミックケース、2…溝、8…放船節、4…ICテップ、5…ICテップのリード、6…内部配線、10…高密度テップキャリア、11…セラミックカバー、12…セラミックペース基板、18…孔、16…外部接使用バッ

BEST AVAILABLE COPY


第1図




第2図




第3日




第4図



第5図



第6図



BEST AVAILABLE COPY